PAT-NO:

10

JP357100758A

DOCUMENT-IDENTIFIER: JP 57100758 A

TITLE:

SEMICONDUCTOR DEVICE

**PUBN-DATE**:

June 23, 1982

**INVENTOR-INFORMATION:** 

**NAME** 

CHIBA, FUMITAKA

ASSIGNEE-INFORMATION:

**NAME** 

COUNTRY

**NEC CORP** 

N/A

APPL-NO:

JP55177911

APPL-DATE:

December 16, 1980

INT-CL (IPC): H01L027/04, G06F015/00, G11C017/00, H01L021/82

US-CL-CURRENT: 257/203, 257/909, 257/E27.105

### ABSTRACT:

PURPOSE: To facilitate a logic circuit design and to reduce the size of a semiconductor device having a CPU, a memory and a control circuit by forming the logic circuit part of the device in a semiconductor element region arranged for each unit of the logic circuit element.

CONSTITUTION: In a semiconductor integrated circuit having a CPU, a memory, a control circuit and a peripheral input/output circuits on 1 chip, a logic circuit part formed in combination with logic circuit elements (e.g., peripheral input/output circuits) is formed in a semiconductor element region

arranged with random logic circuit unit cells 23 53, and internal data bus 22 is provided in the center of a unit cell. Thus, the logic circuit design of master-slice system can be obtained readily with a semiconductor device also having small-size and light weight 1-chip type microcomputer.

COPYRIGHT: (C)1982,JPO&Japio

## (19 日本国特許庁 (JP)

① 特許出願公開

# ⑫ 公開特許公報 (A)

昭57—100758

5)Int. Cl.3	識別記号	庁内整理番号	砂公開 昭和57年(1982)6月23日
H 01 L 27/04		8122—5 F	
G 06 F 15/00		6974—5B	発明の数 1
G 11 C 17/00		65495B	審査請求 未請求
H 01 L 21/82		6749—5 F	
			(全 4 頁)

69半導体装置

2)特

頭 昭55—177911

②出 願:昭55(1980)12月16日

切発 明 者 千葉文隆

東京都港区芝五丁目33番1号日 本電気株式会社内

切出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

⑩代 理 人 弁理士 内原晋

明 絀 響

1. 完別の名称

半導体装置

#### 2. 特許請求の範囲

半導体チップ上に中央処理装置、メモリ及び制 調回路を含み、これらのうち調理回路案子を組み 台わせて構成される論理回路部分を論理回路案子 単位毎に配列された半導体案子領域内に形成する ことを解数とする半導体装置。

#### 3. 発明の評細な説明

本知明は与えられたプログラムに基いて演算処理を契行するコンピュータ被能と処理に必要なデータを外部の周辺装置(例えば、ブリンタヤディスクあるいは他のプロセッサ)との間で転送する間辺入出力回路機能とを有する半導体装置に関する。

集検回路技術の進歩により、従来個々の半導体

チップ上に作られていた回路做能(例えば、CPU、メモリ、入出力回路、タイミング剛御回路等)が、1個の半導体チップ上に果機化できるようになった。とれは、1チップマイクロコンピュータに代表される。しかしながら、1チップマイクロコンピュータの最大の欠点は、処理做能が固定化されてしまうことである。そこで、できる限り汎用性のあるマイクロコンピュータの開発が急速に適められている。この結果、かなり以いニーズに対応できる汎用のマイクロコンピュータが提供できるようになった。

一方、蚊近の流れとして汎用マイクロコンピュータよりも、その装置独自の機能を持った毎用しら1の要求が高まってきている。しかしながら、そのための開発期間が投くなり、製品出荷のタイミングの遅れなどで製品好命を短くしているのが現状である。したがって、現在ではやむをえず、汎用マイクロコンピュータやHUM書き換え型1チップ・マイクロコンピュータと周辺入出回Ыと

特開昭57-100758(2)

をTTL回路で作った特殊なデータ変換装置やデ ータ転送要置あるいはデータ制御装置で接続して 所展のシステムを構成している。これは萎崖の小 型化ができないため価格高や値級性低下等の種々 の欠点を有している。との欠点を解決する手段と してマスタースライス方式を用いて巣鎖化された **論理回路装置が提案された。マスタースライス方** 式とは要求される機能をもった装置を作成する上 で必要とされる基本的な回路機能、たとえばNA ND機能, NUK機能, LATCH機能等は各装 世において共通に用いられるものであるという点 に留意したものである。即ち、トランジスタや抵 抗などの基本呆子が設計好みの基板(これをマス タースライスの下地と呼ぶ)を用意しておいて。 その上に必要な金属配線のみを施して要求に応じ た機能を有する回路装置を設計する方式を指す。 マスタースライス方式によれば、論理回路を任意 に設計することができるため、安水に応じた専用 のLSIを短期間のうちに作成することができる よりになった。

が期待できなかった。

本発明の目的は、マスタースライス方式による 端理回路設計の容易性と、1チップマイクロコン ピュータの小型軽量性とを併せもち、高速処理を 実現する半導体装備を提供することにある。

本発明によれば、1個の半導体チップ内にCPU 及びにUM・KAM等のメモリプロックからなる コンピュータ機能とその周辺入出力回路根能とを 有する半導体装置において、UFU内に含まれる 瞬埋減算部(ALU)や周辺入出力回路等の顧理 回路構成部分をマスタースライス形式のランダム 論理回路ユニット・セル配列で構成した半導体装 値が得られる。

以下にその一実施例を図面を診照しながら説明 する。

第1図は本実施例の1チップ・マスタースライス L S I 装置の機能プロック図を示したものである。図において、1はC P U であり、その中に輸 埋演算を実行する A L U 2 、各プロックのタイミ ング制御を行なりシステム・コントローラ 3 、メ

しかしながら、マスタースライス方式によって **岑用の嫡選迎路袋筐を作っても、これをマイクロ** コンピュータ等の情報処理安置の中に組み込む場 合には、マスタースライスチップとじょしチップ あるいは周辺入出力用チップとを相互に受忧しな ければならなかった。このため、ニーメに応じた 専用のマイクロコンピュータが解脱できたとして も、その中には相互に強子峭緯線がなされた複数 仙の半導体チップが含まれているため、髪眞自体 が大型化してしてい、将に強子間結敲に仟り比殻 容量の影響で処理速度が低下するという欠点があ った。更に、マスタースライスチップには人出力 **留号のためのパッファ回路がチップの入出力端子** の近傍に設けられなければならないため、通常の マイクロコンピュータ内での対応する論理回路の 面積に比べて数倍広い面積が必要となり、 価格高 を浴いていた。しかも、入出力バッファ回路に繋 されるチップ面積分は闢理回路案子配列を割り当 てることができないため、脇埋回路業子数が制限 されてしまい、設計の自由展及び回路機能の拡張

モリとしてのHUM4及びNAM5、 命令に比し て周辺装置を選択する選択回路6、選択された外 部周辺装置との間でデータ転送を実行する入力回 路7と出力回路8等の役能プロックを含んでいる。 又、これらの各プロックはアドレス・パス9ヤデ ータ・パス10の内部パスで所留のプロック间ේ 似がなされる。ここで、凶中斜敲の機能プロック (ALU2、システム・コントローラ3、周辺姿 位起状回路 6、周辺入力回路 7、周辺出力回路 8 等)は、マスタースライス方式を採用したランダ ム論理回路ユニット・セルの配列によって保成さ れている。従って、この部分の硫単凹略は以水に 応じて任滅に設計することができ、半導体製造工 程の金属配版工程のときに同時に所属の調理回路 配慮が行なわれ、目的の論理回路機能を得ること ができる。また、ここで配置したハリM4を、マ スク・プログラマブルHUMで保成すれば、メモ り悄敝は上述のランダム嗣選ユニット・セルの金 異配級工程と同時にメモリ内にセットすることが てきる。

第2回はこの謎にして作成されたマスタースラ イスLSIチップの一部、特にランダム副型回路 - ユニット・セル比例を用いて解放した出力回路8 と内心パス22との最単を示したものである。第 1図の周辺出力回路部分8はランダム論理回路ユ ニット・セル23~53部を用いて仕意に設計さ れ、データ・パスとして用いられる内部バス22 がその瞬りに配置されている。この内部データ・ バス22の両側には周辺出力回路用のランダム嗣 **連凹路ユニット・セルが配列されており、周辺出** カ回路の人力及び出力部は入出力竭子へ接続する こともでき、又金銭配融によってデータ・バス・ ライン22に返接接此することもできる。パス22 HHUM4 PHAM5. システム・コントローラ また。 3 及びじより1 とも相続される。また、瓣り合っ たランダム嗣坦旧路ユニット・セル間(例えば23 と24, 24と25, ……)を金属配線によって **桜鋭することもできる。何、凶ぶしないが他の鰯** 連回路ブック、例えば周辺入力回路、システムコ ントローラ等も、ランダム論理凹路ユニット・セ

M. M. J.

ックを作り込むことかできるため、マスク設計や 輸埋数計時での誤りは箸しく減少する。

同、上紀の実施例においてランダム論理回路ユニット・セル中の各セルとしては、単に1個の論理回路案子(例えばNANロダート)で解放することも、又被数個の案子を組み合わせて1つの機能をもつ論理回路(例えばフリップ・フロップ)で構成することもできる。

#### 4. 図面の簡単な説明

第1図は本発明の一実施例によるコンピュータ 機能とその周辺の入出刀回路機能とを1チップに 実践化したマスタースライスしら1の機能プロッ ク図、第2図は第1図のマスタースライスしら1 のチップの一部に相当する周辺出刀回路部分(ラ ンダム論理ユニット・セル)及びデータ・バス・ ライン部分を示すプロック図である。


1 … … U P U (中央処理装置)プロック、2 … … A L U (論理演算部)プロック、3 … … システ ム・コントローラ・プロック、4 … … h U M ( W ル配列の所<mark>国の領域に前巡した工程と同一工程で</mark> 作成することができる。


との実施例によれば、メモリヤレジスタを含む コンピュータ機能削と瞬埋回路似子で解成される 編組回路部とを1チップの中に集積化することが でき、委員の小型化が可能になる。史に、嗣理回 **脳部をマスタースライス方式を採用したランダム** ロジックセル配列で構成しているため、その設計 は要氷に応じて任意に行なえるとともに、大規模 な機能のLSIの開発期間を大幅に短縮すること ができる。更に、チップ間配線が不要であるから 借号伝送路中に存在する配線容量が少なく、デー タ転送や状態切換動作が高速化され、処理速度が 向上する。加えて、パス22に接続される麻坦回 **峪の入出力部にはパッファを介在させる必要がた** いので、袋筐として必要な入出力パッファは通常 の1チップマイクロコンピュータと问じ故でもよ い。このため、テップを有効に利用することがで き、多級能の蹦進回路を含有させることができる。 又、金属配線だけで異なる機能の専用し5 1 プロ

み出し毎用メモリ)ブロック、5 …… NAM ( ot み出し替き込み可能メモリ)ブロック、6 …… 周辺 及便選択回路ブロック、7 …… 周辺 入刀回路ブロック、8 …… 周辺 出刀回路ブロック、9 …… アドレス・パス・ライン、10 …… データ・パス・ライン、21 …… LS1 チップ、22 …… データ・パス・ライン、23 ~ 53 …… 周辺 出刀回路用のランダム解理回路ユニット・セル。

代理人 デ理士 内 原







第 2 図